記事 ID: 000077369 コンテンツタイプ: エラーメッセージ 最終改訂日: 2020/11/03

重大警告 (18816): パラメーター「pma_tx_buf_powermode_dc_tx_vod_no_jitcomp」の無効な割り当て設定「tx_vod_no_jitcomp_dc_l0」は無視されます

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

上記の「インテル® Stratix® 10 L および H タイル」デバイスの「HSSI_PARAMETER」割り当てを、インテル® Stratix® 10 L および H タイル・トランシーバー PHY ユーザーガイド (UG-20055 | 2020.10.22) 以前のバージョンのガイドラインに従って追加すると、上記の重要な警告が表示されます。アサインメント構文 set_instance_assignment -name HSSI_PARAMETER「pma_tx_buf_powermode_dc_tx_vod_no_jitcomp = TX_VOD_NO_JITCOMP_DC_L0」-to <erial TX ピン名> 間違っています。

解決方法

この重要な警告構文を回避するには、以下のとおりです。

"set_instance_assignment -name HSSI_PARAMETER "pma_tx_buf_powermode_dc_tx_vod_no_jitcomp = powerdown_tx_vod_no_jitcomp" -to <erial TX ピン名>

新しいアサインメント構文は、UG-20055 バージョン 2020.10 で修正されています。22.

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。