イーサネット IP 向け E タイルハード IP は、インテル® Stratix® 10 または® インテル Agilex 7 デバイスで使用した場合、イーサネット IP の E タイルハード IP が AIB チャネルのフェーズロック・ループ (PLL) にクロックされ、マルチチャネル、フラクレーションされたホストエージェント・コンフィグレーションおよび初期化リセット・シーケンスに準拠していない場合、パワーアップ後に重複またはリオーダリングされたワードを送信することがあります。
イーサネット IP 向けの E タイル・ハード IP を構成した、複数チャネルで動作する複数チャネルの分断されたマスタースレーブの AIB チャネル PLL を確実に立ち上げるには、以下のシーケンスを 実装 する必要があります 。
1 . i_sl_csr_rst_n[3:0] をアサートし 、i_reconfig_resetします。
2. チャネルの AIB PLL が信号アサートaib_pll_lockまでお待ちください。
3. i_sl_csr_rst_n[master_channel]をディアサートし、信号をi_reconfig_resetします。
4. 10 ミリ秒 待ちます 。
5. i_sl_csr_rst_n[slave_channels]信号をディアサートします。
ホストエージェント・チャネル・ i_sl_csr_rst_n[3:0] 信号 のデアサーションをシーケンスする要件は、イーサネットおよび E タイル CPRI PHY インテル® FPGA IP・ユーザーガイド向け E タイル・ハード IP の今後のリビジョンに追加されます。