記事 ID: 000077362 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Interlaken プリセットを使用して Stratix V デバイスネイティブ PHY IP を使用する場合、Interlaken 非巷層制御語で「rx_10g_frame_mfrm_err」フラグが表明されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェアの問題により、Interlaken プリセットでネイティブ PHY IP を Stratix使用する際に、「rx_10g_mfrm_err」フラグと「rx_10g_control[8]」ステータスビットの両方が Interlaken non-laken 非コンファインド・レイヤー・コントロール・ワード中に表明される場合があります。

    解決方法

    この問題を回避するには、Interlaken メタフレーム内の非挺型レイヤー制御語の位置において、「rx_10g_mfrm_err」フラグと「rx_10g_control[8]」ステータスビットを無視してください。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。