記事 ID: 000077355 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Quartus® Prime 開発ソフトウェア・スタンダード・エディション 16.0/16.1/17.0 で、Arria 10 デバイス SerialLite III のデザイン例を生成できないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • Serial Lite III ストリーミング・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョン 16.0、16.1、および 17.0 で問題が発生したため、Arria® 10 デバイス SerialLite® III のデザイン例を生成できない場合があります。

    デザイン例の生成には、ダイアログボックスに次の情報が表示されることがあります。

    seriallite_iii_a10_0: シミュレーション用テストベンチ・コンポーネントの生成

    情報: seriallite_iii_a10_0: シミュレーション・スタート・スクリプトの生成

    情報: seriallite_iii_a10_0: QSYS 世代向け tcl ファイルの生成

    解決方法

    この問題を解決するには、インテル® Quartus® Prime 開発ソフトウェア・Stratix® V デバイス・パッケージをインストールします。

    この問題は、インテル® Quartus® Prime 開発ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。