Windows* バージョンの インテル® Quartus® Prime ソフトウェア・バージョン 19.4 以前のバグにより、インテル Stratix® 10 TX、DX、MX デバイスでトランシーバー・ダイナミック・リコンフィグレーションを実行すると、トランシーバー E タイルネイティブ PHY IP エンベデッド・ストリーマーがハングする場合があります。Linux 版のインテル Quartus Prime ソフトウェアは影響を受けません。
Windows* バージョンの インテル Quartus Prime ソフトウェア・バージョン 19.4 以前を使用して生成された インテル Stratix 10 E タイルネイティブ PHY IP は、トランシーバー・コンフィグレーション・ファイルの最後のワードが正しくない可能性があります。
この問題を回避するには、Linux バージョンの インテル Quartus Prime ソフトウェアを使用して、インテル Stratix 10 デバイスの E タイルネイティブ PHY IP を生成できます。
あるいは、次の場所でトランシーバー・コンフィグレーション・ファイルの最後の語を編集することもできます。
..\\altera_xcvr_native_s10_htile_\synth\ alt_xcvr_native_rcfg_strm_params_.sv ファイル
例えば：
..\LH_PHYDxUSR0_x1\altera_xcvr_native_s10_htile_1921\synth\alt_xcvr_native_rcfg_strm_params_df5ou5a.sv
ファイルを編集して、最も重要なノンゼロニブルが「7」になるようにファイルを編集します。
例えば：
最後の単語を 27'h000FFFFFF から 27'h007FFFF に変更します。
または、最後の単語を 35'h0FFFFFFFF から 35'h7FFFFFF に変更します。
この問題は、インテル Quartus Prime ソフトウェア・バージョン 20.2 で修正されています。