Error(17086): alt_xcvr_native_rcfg_strm_params_qhuzj7i.sv での Verilog HDL エラー

インテル® Quartus® Prime 開発ソフトウェアのバージョン 20.2 以前のバグにより、Arria® 10 デバイスのネイティブ PHY IP または ATX PLL IP でリコンフィグレーション・プロファイルを有効にした場合に、以下の合成エラーが生じる場合があります。

これはネイティブ PHY IP 合成エラーの例です。

Error(17086): alt_xcvr_native_rcfg_strm_params_mcrso7a.sv(746): 式には 735 個のエレメントがあります。予想 736

ATX PLL IP 合成エラーの例です。

Error(17086): alt_xcvr_native_rcfg_strm_params_oks6upi.sv(126): 式には 115 個のエレメントがあります。予想 116

式要素の幅は、ネイティブ PHY IP および ATX PLL IP で有効になっている IP とプロファイルの数によって異なります。

この問題は、ネイティブ PHY IP または ATX PLL IP に奇数のリコンフィグレーション・プロファイルがある場合に発生します。例えば 1、3、5、7。

この問題を回避するには、既存のリコンフィグレーション・プロファイルを複製し、プロファイル数を 1 つ増やして、ネイティブ PHY IP または ATX PLL IP の合計数を均等に設定することができます。例えば 2、4、6、8。

この問題は、インテル Quartus Prime ソフトウェア・バージョン 20.3 で修正されています。