インテル® Quartus® Prime 開発ソフトウェアが古いバージョンの OSC_CLK_1 Quartus® 設定ファイル (QSF) アサインメントをキャッシュしている場合、Stratix® 10 デバイスで誤った周波数の PreSICE トランシーバー・キャリブレーション・クロックが表示されることがあります。
FPGA内部の PLL が OSC_CLK_1 ピンからクロックを受け取り、PreSICE に 250MHz のキャリブレーション・クロックを提供します。このクロックは、Stratix® 10 個の L タイルおよび H タイルデバイスの ATX PLL、FPLL、CDR/CMU PL、PMA をすべてキャリブレーションします。
クロックソースと周波数は、Quartus® Prime 開発ソフトウェアのプロジェクト デバイス & ピンオプション GUI、または下記の QSF ファイルの割り当て例で選択されています。
set_global_assignment - 名前DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_125MHz
Quartus® Prime 開発ソフトウェアでコンフィグレーション・クロック・ソース設定を最近変更した場合、古いバージョンがキャッシュされ、Quartus® Prime 開発ソフトウェアによって使用されることがあります。これにより、周波数キャリブレーション・クロックが正しくなくなり、Stratix® 10L タイルまたは H タイルのデバイス・トランシーバー・チャネルのビット・エラー・レート (BER) が高くなる可能性があります。
この問題を回避するには、コンフィグレーション・クロック・ソース設定を変更した後で、Quartus® Prime 開発ソフトウェア・データベースをクリーンアップします。これは、以下に示すように、Quartus® Prime ソフトウェアのメニューを使用して行うことができます。
プロジェクト>クリーンプロジェクト >すべてのリビジョン
その後、Quartus® Prime 開発ソフトウェア・プロジェクトを再コンパイルする必要があります。