インテル Quartus® Prime ソフトウェアが古いバージョンの OSC_CLK_1 Quartus® 設定ファイル (QSF) アサインメントをキャッシュしている場合、インテル® Stratix® 10 デバイスで誤った周波数の PreSICE トランシーバー・キャリブレーション・クロックが表示されることがあります。
FPGA内部の PLL が OSC_CLK_1 ピンからクロックを受け取り、PreSICE に 250MHz のキャリブレーション・クロックを提供します。このクロックは、インテル® Stratix® 10 個の L タイルおよび H タイルデバイスの ATX PLL、FPLL、CDR/CMU PL、PMA をすべてキャリブレーションします。
クロックソースと周波数は、インテル® Quartus® Prime ソフトウェアのプロジェクト デバイスとピンオプション GUI、または下記の QSF ファイルの割り当て例で選択されます。
set_global_assignment - 名前DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_125MHz
インテル Quartus Prime ソフトウェアでコンフィグレーション・クロック・ソース設定を最近変更した場合、古いバージョンがキャッシュされ、インテル Quartus® Prime ソフトウェアで使用されている可能性があります。これにより、周波数キャリブレーション・クロックが正しくなくなり、インテル® Stratix® 10L タイルまたは H タイルのデバイス・トランシーバー・チャネルのビット・エラー・レート (BER) が高くなる可能性があります。
この問題を回避するには、コンフィグレーション・クロック・ソース設定を変更した後に インテル® Quartus® Prime ソフトウェア・データベースをクリーンアップします。これは、以下に示すように、インテル® Quartus® Prime ソフトウェアのメニューを使用して行うことができます。
プロジェクト>クリーンプロジェクト >すべてのリビジョン
その後、インテル® Quartus® Prime Software プロジェクトを再コンパイルする必要があります。