記事 ID: 000077319 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/12/13

ハード・プロセッサー・システム インテル® Stratix® 10 FPGA IP でデザインを変更する際、プラットフォーム・デザイナーがハングするのはどうしてですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 18.1 の問題により、ハード・プロセッサー・システム インテル® Stratix® 10 FPGA IP でシステムを編集すると、デフォルトで十分な Java ヒープ領域が割り当てられていないため、プラットフォーム・デザイナーがハングすることがあります。

    解決方法

    この問題を回避するには、オプション "--jvm-max-heap-size=<size>m" を指定して、コマンドラインからプラットフォーム デザイナーを起動し、必要に応じて割り当てられた Java ヒープ領域を増やします。<サイズ>には 16384 を使用することをお勧めしますが、大規模なシステムでは 32768 に増やす必要があるかもしれません。

    たとえば、"qsys-edit –jvm-max-heap-size=16384m my_project.qsys" のようになります。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。