記事 ID: 000077317 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/12/20

インテル® Quartus® Prime 開発ソフトウェア・バージョン 19.3 以前でコンパイルした場合、インテル® Stratix® 10 L タイルまたは H タイル・トランシーバー・デバイスがデータの送信を停止する理由とは?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル Quartus Prime Pro ソフトウェア・バージョン 19.3 以前のインテル® Stratix® 10 L タイルおよび H タイル・トランシーバー・キャリブレーション・コード・ファームウェアの問題により、トランシーバー・キャリブレーション・アクセスがトランスミッター・バッファーの電源をランダムに落とす可能性があります。

トランシーバー・タイル内の任意のチャネル、ATX PLL、または fPLL のバックグラウンド・キャリブレーションまたはユーザーによる再キャリブレーションが、この原因となる可能性があります。

このような場合、トランシーバー・チャネル PMA レジスター・オフセット・0x112が破損し、0x00にクリアされます。これは、0x112[0] はcgb_powerdownを表し、TX バッファーが「0」の場合に TX バッファーの電源をダウンするからです。

この問題は、インテル Quartus Prime Pro ソフトウェア・バージョン 19.3 以前でコンパイルされた、インテル® Stratix® 10 GX、SX、MX、TX デバイスで使用されるトランシーバー L タイルまたは H タイルで発生する可能性があります。

影響を受ける可能性のあるトランシーバー・コンフィグレーション使用アプリケーションの例は次のとおりです。

  1. インテル Quartus Prime Pro ソフトウェアでバックグラウンド・キャリブレーションが自動的に有効になっているデータレート≥ 17.5Gbps で動作するプロダクション H タイル・トランシーバー。
  2. 複数の使用トランシーバー・チャネルを備えたトランシーバー L タイルまたは H タイルのデザインと、ユーザーによる再キャリブレーション・プロセスが実行されます。
  3. 以下に記載されているインテル® IP のいずれかが影響を受ける可能性があります。
シリアルプロトコル     インテル FPGA IP
イーサネット・インテル FPGA IP向けイーサネット H タイル・ハード IP
25G イーサネット・インテル FPGA IP
低レイテンシー 100G イーサネット・インテル FPGA IP
低レイテンシー 40G イーサネット・インテル FPGA IP
10GBASE-KR PHY インテル Stratix 10 FPGA IP
1G/2.5G/5G/10G マルチレート・イーサネット・インテル FPGA IP
Interlaken Interlaken (第 2 世代) インテル FPGA IP
SerialLite Serial Lite III Streaming インテル FPGA IP
シリアル RapidIO RapidIO II インテル FPGA IP*
JESD JESD204B インテル FPGA IP*
オーディオ / ビデオ・ディスプレイ・ポート インテル FPGA IP
HDMI インテル FPGA IP
SDI II インテル FPGA IP
トランシーバー PHY L タイル / H タイル・トランシーバー・ネイティブ PHY インテル Stratix 10 FPGA IP*
 
* この IP はキャリブレーション自体を実行しませんが、1 つを完了できます。
 
Stratix 10 L タイルおよび H タイルデバイス向け PCI Express™* IP コアのインテル Stratix 10 ハード IP は、この問題の影響を受けません。
 
解決方法

この問題は、インテル® Quartus® Prime Pro ソフトウェアのバージョン 19.4 以降で修正されています。

この問題を解決するには、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 21.1/21.2/21.3/21.4/22.1/22.2/22.3 用の最新のデバイス・マネージャー・ファームウェアにアップグレードします。

 

デバイス・マネージャーのファームウェアの最新バージョンは、次のリンクから入手できます。

インテル® Agilex™ およびインテル® Stratix®® 10 デバイス 用の最新デバイス・ファームウェアは何ですか?

プログラミング・ファイルを使用している場合 (.Pof。Rbf。RPD、.から生成される JIC)インテル Quartus Prime 開発ソフトウェア・プロ・エディションのバージョン 19.3 以前の SOF ファイルは、インテル Quartus Prime Pro ソフトウェア・バージョン 19.4 Programmer またはパッチがインストールされている インテル Quartus Prime Pro ソフトウェア・バージョン 19.1、19.2、または 19.3 を使用して更新する必要があります。

この問題は、インテル® Stratix® 10 デバイス L タイルおよび H タイル・トランシーバー・キャリブレーション・コード・ファームウェアの更新、カスタマー・アドバイザリー ADV1919 でも説明されています。

/content/dam/www/programmable/us/en/pdfs/literature/pcn/adv1919.pdf

 

 

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Stratix® 10 SX SoC FPGA
インテル® Stratix® 10 GX FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。