記事 ID: 000077313 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Arria® 10 または Cyclone® 10 GX デバイスネイティブ PHY IP 上のtx_pma_elecidle信号がトランシーバー TX ピンをトライステートまたはハイインピーダンス・モードにしないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • トランシーバー・ネイティブ PHY インテル® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル Arria 10 または Cyclone 10 GX デバイスネイティブ PHY IP 上でtx_pma_elecidle信号を表明しても、トランシーバー TX ピンはトライステートでもハイインピーダンス・モードでも動作しません。

    インテル Arria 10 または Cyclone 10 GX デバイス上でtx_pma_elecidle信号をアサーシングすると、ネイティブ PHY IP はデータ伝送を停止し、出力信号が差動ペアの P ピンと N ピンの両方にトランスミッター・ネットワークを表示します。

    TX 終端は、tx_pma_elecidle信号がインサーブされると、Vcm ジェネレーターに接続されたままになります。

    解決方法

    この情報は、インテル Arria 10 トランシーバー PHY ユーザーガイド および インテル Cyclone 10 GX トランシーバー・ユーザーガイドの今後のバージョンに追加される可能性があります。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。