記事 ID: 000077280 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

PCI Express ハード ECC バッファー機能の仕組みは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express ハード IP 受信バッファーと送信リポート・バッファーは、MegaWizard のオプションとして ECC MRAM 保護を実装しています。

各 ECC エンコーダーおよびデコーダー・ブロックには、次の 3 つの信号があります。

  • derr_cor_ext_rcv[1:0] これは、対応する仮想チャネル (rvc) の Rx バッファーに修正可能なエラーがあることを示しています。
  • derr_cor_ext_rpl: アンブル・バッファーに修正可能なエラーがあることを示します。
  • derr_rpl: リコード・バッファーに訂正不能なエラーがあることを示します。

これらの信号は、core_clkに同期され、1 クロックサイクルの持続時間を持ち、破損した場所からのメモリー読み込みサイクル中にのみアクティブになります。

derr_cor_ext_rcv[1:0] およびderr_cor_ext_rpl信号は、ECC 補正エラーが検出され、ECC 機能によって自動的に修正されていることを示します。

修正可能な ECC エラーが発生すると、PCI Express ハード IP は情報を失うことなく自動的にデータを復元します。

訂正不能な ECC エラーが発生すると、リコードバッファー内の破損したデータが消去されます。ユーザー・アプリケーション・レイヤーは、アプリケーション要件に従ってこのケースを処理する必要があります。PCI Express ハード IP をリセットする必要はありませんが、ユーザー・アプリケーション・レイヤーが必要となる場合があります。

関連製品

本記事の適用対象: 2 製品

Stratix® IV GT FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。