記事 ID: 000077278 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

複数のmem_ck信号を備えた DDR3 インターフェイスでは、フィットしないエラーが生じる場合があります

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は DDR3 製品に影響を与えています。

DDR3 メモリー・インターフェイスの mem_ck 幅が大きい v または Cyclone V デバイスArriaターゲットとする場合、複数のデバイスが 以下のようなフィットしないエラー:

Error (175020): Illegal constraint of DQS Group to the region (2, 0) to (22, 0): no valid locations in region Info (175028): The DQS Group name: DQS_LOGIC_BLOCK_5~DQ_X8/9 Info (175015): The I/O pad is constrained to the location PIN_AP28 due to: User Location Constraints (PIN_AP28) Error (171000): Can't fit design in device

解決方法

この問題の回避策は次のとおりです。

  1. xxx_addr_cmd_pads.vファイルを開きます。 テキスト・エディター。
  2. localparam を検索 USE_ADDR_CMD_CPS_FOR_MEM_CK し、 値を true .

この問題は今後修正される予定です。

関連製品

本記事の適用対象: 2 製品

Arria® V FPGA & SoC FPGA
Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。