記事 ID: 000077268 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DQSLB に EMIF ピンが関連付けられていない場合、プリフィッターがio_clock_dividerと DQSLB をインスタンス化しない

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

この問題は、QDR II および RLDRAM II 製品に影響を与えています。

x18 または x36 DQ グループを持つデザインの場合、次のことが可能です。 データピンは、すべての DQ グループに I/O を必要としません。この場合 プリフィッターが I/O クロック分周器を複製しません。 I/O を含たない DQ グループに組み込まれます。I/O クロック・ディバイダー DQ グループ内の原子数はカスケード接続されている必要があります。I/O クロック時 DQ グループの 1 つに分圧原子が存在しない、ハードウェア 障害が発生する可能性があります。

解決方法

複製後、I/O クロック分周器の数が DQSLIB の数より少ない場合、プリフィッターは欠落している部分を挿入します。 I/O クロック分圧器これらの原子原子はファンアウトを持っていません。プリフィッター DQ グループ内の I/O クロック分圧器を横断してクラスター化 ファンイン (DQS 遅延チェーン)

この問題は修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。