記事 ID: 000077266 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

CDR 基準クロック周波数が 166.67 MHz の場合、データレート 12.5 Gbps の HMC コントローラー IP コアが HMC デバイスとリンクできない

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

ハイブリッド・メモリー・コントローラー IP コアのバリエーションの基準クロックを駆動する場合 データレート 12.5 Gbps (166.67 MHz) の IP コアは、 HMC デバイスは、Arria 10 トランシーバーに制限があるためです。この問題はシミュレーションに影響を与えます。 ハードウェアにおける機能について説明します。

この問題は、データに対するハイブリッド・メモリー・キューブ・コントローラー IP コアのバリエーションに影響を与えます。 レート 12.5 Gbps のみ。

解決方法

この問題を回避するには、HMC コントローラー IP コアの基準クロックを 166.67MHz 以外の周波数で 12.5 Gbps のデータレート。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。