記事 ID: 000077239 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix III およびStratix IV デバイスの PLL 出力カウンターで駆動可能なクロックリソースについて

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

STRATIX® III およびStratix IV デバイスでは、PLL 出力カウンターは、各デバイス・ハンドブックに示されているように、グローバルおよび地域のネットワークにアクセスできます。 グローバル・ネットワークには、PLL 出力カウンター C0-C3 からのみアクセスできます。 すべての PLL 出力カウンターは、地域のネットワークにアクセスできます。

表 6~8 および表 6-9 に、世界および地域の接続性を示しています。Stratix III デバイスのクロック・ネットワークと PLL (PDF).

表 5-5 および表 5-6 に、グローバルおよび地域間の接続性を示しています。Stratix IV デバイスのクロック・ネットワークと PLL (PDF).

関連製品

本記事の適用対象: 4 製品

Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。