記事 ID: 000077216 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ノード・ファインダーで SignalTap® II: ポストフィット・フィルターを使用して、フィット後 PLL 出力クロック信号が見つからないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus®® II ソフトウェア・バージョン 6.1 および 7.0 のStratix・®・ファミリー・デザイン (StratixおよびStratix GX) では、SignalTap® II: ポスト・フィッティング・フィルターを使用しても、高速 PLL 出力クロックネットは表示されません。 高速 PLL クロック出力を SignalTap II ロジック・アナライザーの取得クロックとして使用するには、使用するポストフィット・クロック・ネット名を入力します。このネット名は、テクノロジー・マップ・ビューアーで確認できます。

この問題は、Quartus® II ソフトウェア・バージョン 7.1 から修正されています。

 

 

 

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。