記事 ID: 000077183 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/03/12

PCI Express* の Stratix® V ハード IP で記述子コントローラー・インターフェイスを使用する際に DMA トランザクションを完了できないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

記述子コントローラー IP の問題により、DMA コアを備えたAvalonメモリーマップド・インターフェイス向け PCI Express* のStratix® V ハード IP と同時 DMA 読み取り / 書き込み操作が完了する前に DMA トランザクションを停止する可能性があります。

解決方法

この問題を回避するには、DMA 全体の読み取りが完了したら、DMA 書き込みを開始します (または、DMA 書き込み全体が完了した後に、DMA 読み取りを開始します)。

この問題は、Quartus® ソフトウェア・バージョン 14.0 で修正されています。

関連製品

本記事の適用対象: 3 製品

Stratix® V GX FPGA
Stratix® V FPGA
Stratix® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。