クリティカルな問題
PCI Express Base 仕様では、レシーバーは 必要に応じて、トランザクションのアドレス変換 (AT) ビットを確認します。 レイヤーパケット (TLP) および受信した TLP に AT の場合の不正な形式のフラグを設定します。 は 2'b00 ではありません。Arria V、Cyclone V、Stratix IV デバイスは、 このチェックは実行しません。これらのデバイスが TLP を アプリケーションレイヤーは、これらのビットをゼロの値に設定します。
さらに、これらのデバイスが TLP をアプリケーションに転送する場合
レイヤーは、TLP ヘッダーの Byte 1 の予約ビット [3:0] をゼロにします。
ルートポートは、TLP ヘッダーの Byte 0 の予約ビット [7] を設定します。
入力内容に応じて TLP が転送される場合は 1 に app_msi_req 変更します。
ピン。それ以外の場合、ルートポートはこの予約ビットを 0 に設定します。予約
ビット [7] はエンドポイントでは常に 0 です。
回避策は必要ありません。ただし、以下を頼りにすることはできません。 不正な形式の TLP にフラグを付ける AT ビット。この問題はバージョンで文書化されています。 12.0 pci Express ユーザーガイドおよびCyclone向けArria V ハード IP V PCI Express 向けハード IP ユーザーガイド