詳細
M256 パッケージのMAXのピン® バンク 1 (サイドバンク) にある II デバイスは、Quartus のEDGE_LEFTではなくEDGE_TOPとして指定されます。® II ソフトウェアが原因です。hese パッドは、デバイスの左側に「物理的に」配置されているにもかかわらず、チップの上部に「論理的に」配置されます。
つまり、これらのピンはバンク 1 の VCCIO によって給電されますが、垂直 IO インターフェイス・ブロック (コアの上部) を介してコア・ルーティング・ファブリックに入ります。インテル® Quartus® II ソフトウェアでは、ピンの位置は、ピンが物理的に配置される側ではなく、接続するコアの側で定義されます。
M256 パッケージの影響を受けるピンは、ピン C1、C2、D1、D2、D3 および E3 です。 これは、Max II、MAX IIG、MAX IIZ デバイスに適用されます。