記事 ID: 000077171 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratixデバイスなど、プログラマブル帯域幅を備えたフェーズロック・ループ (PLL) の利点は何ですか?

環境

    PLL 数
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 プログラマブル帯域幅を備えた PLL の利点は、設計者がジッター・フィルタリングとロック時間の必要性のバランスを取るために帯域幅を適切な値に設定できることです。

高帯域幅により PLL はジッターを追跡できます。一方、低帯域幅のフィルター出力 高周波ジッター。また、高帯域幅 PLL は、高速なロック時間を提供しますが、より多くのジッターのフローを可能にします。一方、低帯域幅 PLL は、より多くのジッターを除去しますが、ロック時間を長くします。

.

関連製品

本記事の適用対象: 1 製品

Stratix® FPGAs

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。