記事 ID: 000077161 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

RapidIO II IP Core がポート 0 リンク・メンテナンス・レスポンスのRESPONSE_VALIDを設定しないリンク要求リセットデバイス制御シンボルを送信した後の CSR

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

RapidIO II IP コアがコントロールを送信した後 link-request reset-device RapidIO リンク上のシンボルは、ビットを設定する必要があります RESPONSE_VALID ( Port 0 Link Maintenance Response CSR オフセット) 0x144) ただし、IP コアはこの中でレジスタービットを設定しません。 場合。

解決方法

この問題を回避する方法はありません。

この問題は、将来のバージョンの RapidIO で修正される予定です。 II MegaCore ファンクション。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。