記事 ID: 000077155 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/20

初期コンテンツ・データの読み出し時に、M20K メモリーが eccstatus ポートでエラーステータスを正しく表示しないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 14.0 以前の問題により、M20K メモリーが次の 2 つのオプションで 2 ポート RAM として使用され、初期コンテンツ・データが Stratix® V FPGAsで読み込まれると、 ECCstatus ポートでエラーステータスが正しく表示されない可能性があります。

    • エラー訂正コード (ECC) を有効にして、シングルビット・エラー、二重隣接ビット・エラーをチェックおよび修正し、 Clks/Rd、Byte En タブで 3 つの隣接ビット・エラーを検出します。
    • はい、このファイルを Mem Init タブのメモリー・コンテンツ・データに使用します。

    このエラーは、最初のコンテンツ・データが読み込まれている場合にのみ表示されます。初期コンテンツ・データが書き込み操作によって新しいデータでオーバーライドされた後、 eccstatus ポートは新しいデータの正しいステータスを出力します。

    解決方法

    この問題を回避するには、対象メモリーの深度に関係なく、512 ワードのメモリー深度を使用します。ターゲットのメモリーの深度が 512 ワードより小さい場合は、書き込みアドレスと読み取りアドレスの追加の MSB 入力をダミーロジックに接続して、合成されないようにする必要があることに注意してください。

    この問題を解決するには、以下のリンクから Quartus® II ソフトウェア・バージョン 13.1.4 のパッチ 4.50 をダウンロードしてインストールします。

    この問題は、Quartus® II ソフトウェア・バージョン 14.1 から修正されています。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。