記事 ID: 000077138 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCI Express のハード IP をアップデートすると、リファレンス・クロック周波数が正しく設定されないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 PCI Express® (PCIe) の既存の IP コンパイラーの基準クロック周波数を変更する際のバグにより、PCIe IP コアが使用するトランシーバーでは新しい基準クロック周波数は更新されません。
    解決方法

    この問題を回避するには、以下の手順に従って既存の PCIe IP バリアントの基準クロックを変更してください。

    1. serdes バリアント (_serdes.v) を削除します。
    2. MegaWizard プラグイン・マネージャーで基準クロックを更新します。
    3. PCIe バリアントを再生成します。

    関連記事

    関連製品

    本記事の適用対象: 9 製品

    Cyclone® IV FPGA
    Cyclone® IV GX FPGA
    Arria® GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Stratix® GX FPGA
    Stratix® II GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。