記事 ID: 000077130 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2012/12/20

ボード・トレースをメモリー・インターフェイスに配線する際、パッケージ遅延のミスマッチ (Package Deskew) を補償するタイミングを決定するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

800MHz 以下で動作するメモリープロトコルにパッケージ・デスキューは必要ありません。

解決方法

800MHz 以上で動作する DDR3 および RLDRAM3 デザインの場合、インテルでは、Intellectual Property (IP) パラメーター・エディターで、正確に入力されたボード・スキュー・パラメーターを使用してタイミング分析を実行することを推奨します。「レポート DDR」タイミング・レポートでコア以外のタイミング違反が発生している場合にのみ、EMIF ハンドブック第 2 章 4 章の「パッケージ・デスキュー」セクションに記載されている手順を適用する必要があります。推奨事項は、外部メモリー・インターフェイス・ハンドブック に記載されているソリューションとは異なる場合があります。インテルはハンドブックを更新中です。

関連製品

本記事の適用対象: 25 製品

Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。