記事 ID: 000077123 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DDR2/DDR3 SDRAM UniPHY ベースのコントローラーの最大Avalon-MM バースト長オプションが、Avalon-MM パイプライン・ブリッジの最大バーストサイズ (ワード) など他の Qsys コンポーネントと一致しないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR2/DDR3 SDRAM UniPHY ベースのコントローラーの 「最大Avalon-MM バースト長」オプション {1、3、7、15、31、63、127、255、511、1023、2047}が表示されることがあります。

     

    Avalon-MM パイプライン・ブリッジには「Maximum Burst Size (ワード)」オプション {1、2、4、8、16、32、64、128、256、512、1024} の Quartus® II ソフトウェア・バージョン 11.1SP2 があります。

     

    DDR2/DDR3 SDRAM UniPHY ベースのコントローラーの「最大Avalon-MM バースト長」の値の選択が不正であり、将来の Quartus® II ソフトウェアのバージョンでは{1、2、4、8、16、32、64、128、256、512、1024} に戻します。

    解決方法

    DDR2/DDR3 SDRAM UniPHY ベースのコントローラーの「最大Avalon-MM バースト長」オプションが示す実際の最大バースト長は以下のとおりです。

     

    1 - > 1

    3 -> 2

    7 - > 4

    15 -> 8

    31 -> 16

    63 -> 32

    127 -> 64

    255 -> 128

    511 -> 256

    1023 -> 512

    2047 -> 1024

     

    関連製品

    本記事の適用対象: 10 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Arria® V GX FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Stratix® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。