詳細
Quartus® II ソフトウェア・バージョン 12.0 以降の問題により、ModelSim* シミュレーターでゲートレベル VHDL ネットリストをコンパイルすると、このエラーメッセージが表示される場合があります。このエラーは、デザインがALTDDIO_OUTインスタンスを作成した場合に発生します。
解決方法
この問題を回避するには、以下の手順に従って EDA ネットリスト・ライタの 階層管理 オプションをオフにします。
- Quartus® II 課題メニューから [設定] を 選択します。
- [設定]ダイアログボックスで、[カテゴリー] パネルの[EDA ツールの設定]の [シミュレーション] をクリックします。
- [その他の EDA ネットリスト・ライタの設定]をクリックします。
- [階層構造の維持] オプションをオフにします。
この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。