記事 ID: 000077094 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/04/02

行: データレートが無効です!セル値は 0.0 ~ 1434.0 の間でスキップする必要があります。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、インテル® Quartus® II で生成された PowerPlay Early Power Estimator (EPE) ファイルを EPE ツールバージョン 13.1 以前にインポートする際に、1434Mbps を超えるデータレートで動作するALTLVDS_TXまたはALTLVDS_RXメガ機能を含むStratix® V デザインに表示されることがあります。

 

 

 

解決方法

インテル® Stratix® V デバイスは、デバイスの速度グレードに応じて、ALTLVDS を使用して最大 1600Mbps のデータレートをサポートします。詳細な仕様については、 インテル® Stratix® V デバイス・データシート (PDF) を参照してください。

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。