記事 ID: 000077086 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

PCIe Avalon-MM インターフェイスの Txs スレーブポートの使用を有効にする方法

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Txs スレーブポートの使用を有効にするには、PCIe*® オフセット時のコンフィグレーション・スペース・レジスターのマスター・イネーブル・ビット (ビット 2) 0x4 CRA インターフェイス経由で「1」に設定する必要があります。(ビット 2 のcfg_prmcsrでも観察されます)。Master Enable bit を 「1」に設定しないと、TxsWaitRequest_o信号は「1」のままとなり、読み取りおよび書き込みトランザクションを受け付けません。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。