記事 ID: 000077071 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

警告： <systemverilog file="">: (vlog-2186) デザインで SystemVerilog testbench 機能 (ランダム化、カバレッジまたは卉卉) が検出されました。これらの機能は Questasim でのみサポートされています。</systemverilog>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

シミュレーションに使用する SystemVerilog ファイルにランダム化、カバレッジ、または卉卉がある場合、ModelSim*-Altera Edition ソフトウェアにこの警告が表示される場合があります。

ModelSim*-Altera Edition ソフトウェアは、ランダム化、カバレッジ、または孕卉化をサポートしていません。シミュレーション・ファイルにこの機能を持つラインは無視されます。

解決方法 この問題を回避するには、QuestaSim や VCS などのこれらの機能をサポートするシミュレーション・ツールを使用してください。シミュレーション結果は、これらの機能を使用しても影響を受けません。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。