詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.3 以前の問題により、サブクラス・モード 1 で JESD204B インテル® FPGA IPを使用し、サブクラス・モード 16 Gbps < でデータレート < = 19.2 Gbps の場合、インテル Agilex® 7 デバイスを使用する際に以下の問題が表示される場合があります。
JESD204B インテル® FPGA IPが初めて SYSREF を サンプリングし、CSR ビット csr_sysref_singledet を 0 にクリアした後で、この CSR ビットをユーザーが 1 の値に設定して別の SYSREF エッジをサンプリングすると、 SYSREF が low から高に切り替えられる前であっても、すぐにクリアされます。これは、16Gbps を超えるデータレートで csr_sysref_singledet が 1 で停止することをクリアする内部信号によって発生します。
解決方法
この問題は、txlink_rst_nまたはrxlink_rst_nを適用することによってのみ回復できます。
パッチは、インテル® プレミア サポート (IPS) を通じて要求に応じて提供できます。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 から修正されています。