クリティカルな問題
インテル® Arria® 10 または インテル® Cyclone® 10 Avalon®-ST または Avalon® -MM Interface for PCI Express* IP サンプルデザインをコンパイルする場合、インテル® Quartus® Prime ソフトウェア・バージョン 19.4 以前を使用して生成されたデザイン例では、以下の無視された SDC 制約警告が表示されます。
警告 (332174): altera_xcvr_native_a10_false_paths.sdc(63) でフィルターを無視: *twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_10g_krfec_tx_pld_rst_nがピンと一致できませんでした
警告 (332174: altera_xcvr_native_a10_false_paths.sdc(53): *twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_pmaif_tx_pld_rst_nがピンと一致できませんでした
警告 (332049: altera_pci_express.sdc(34) でのset_max_skew無視: 引数 -to と値 [get_registers {*|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_data_reg[*] *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_datak_reg[*]}] にゼロの要素が含まれています
警告 (332049: altera_pci_express.sdc(35) でのset_max_skewは無視されます: 引数 -to with 値 [get_registers {*|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_data_reg_1[*] *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_datak_reg_1[*]}] にゼロの要素が含まれています
警告 (332049: altera_pci_express.sdc(37): 引数が空のコレクションであるset_max_delayは無視されます
警告 (332174: altera_pci_express.sdc(38): *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_sc_bitsync_node:rx_polinv_dbg.dbg_rx_valid_altpcie_sc_bitsync_1|altpcie_sc_bitsync:altpcie_sc_bitsync|altpcie_sc_bitsync_meta_dff[0] は、クロック、キーパー、レジスター、ポート、ポート、ピン、またはパーティションと一致できませんでした。
警告 (332049: altera_pci_express.sdc(38): altera_pci_express.sdc のset_false_pathは無視されます: 引数がオブジェクト ID ではありません
警告 (332174: altera_pci_express.sdc(39): *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_sc_bitsync_node:rx_polinv_dbg.dbg_rx_valid_altpcie_sc_bitsync|altpcie_sc_bitsync:altpcie_sc_bitsync|altpcie_sc_bitsync_meta_dff[0] はクロック、キーパー、レジスター、ポート、ピン、セルまたはパーティションと一致できませんでした。
警告 (332049: altera_pci_express.sdc(39): 引数がオブジェクト ID ではありませんset_false_path
これらの SDC 制約警告は無視できます。
ユーザーはこれらの SDC 制約警告を安全に無視できます。