ModelTech のプログラミング言語インターフェイス (PLI)、convert_hex2ver.c をコンパイルして、ROM または初期化された RAM を含むデザインのMAX PLUS® II 出力ファイルをシミュレートするにはどうすればよいですか?

EDIF のウェブサイト(http://www.edif.org/lpmweb/convert_hex2ver.c)からconvert_hex2ver.cファイルをダウンロードします。

• という名前のファイルを作成します。 veriuser_mti.c 以下の内容で表示されます。

  #include "veriuser.h"
  #include "acc_user.h"
  
  extern convert_hex2ver();
  
  s_tfcell veriusertfs[] =
  {
      /*** Template for an entry:
      { usertask|userfunction, data,
        checktf(), sizetf(), calltf(), misctf(),
        ""},
      Example:
      { usertask, 0, check, 0, func, misctf, "" },
      ***/
  
      /*** add customer task entries here ***/
      /* This converts intel binary bit patterns to a verilog readmemb format*/
      {usertask, 0, 0, 0, convert_hex2ver,   0,  "",  1},
      
  {0} /*** final entry must be 0 ***/
  };
  
  /* mti interface */
  void init_usertfs()
  {
   p_tfcell usertf;
   for (usertf = veriusertfs; usertf; usertf  ) {
    if(usertf->type == 0)
      return;
    mti_RegisterUserTF(usertf);
   }
  }
  

• 2 つの C ソースファイルをコンパイルしてリンクします (veriuser_mti.c そして convert_hex2ver.c).例えば：

   

  gcc -c -I/>full_path_to_modelsim< /include convert_hex2ver.c
gcc -c -I/ /include veriuser_mti.c
ld -G -o altera.sl convert_hex2ver.o veriuser_mti.o

• ローカルコピーの作成と編集 modelsim.ini 次の情報を含める場合:

   

  Veriuser = /<full_path_to_where_you_created_altera.sl>/altera.sl

• 次を使用して Verilog ソースファイルをコンパイルします。 ビデオブログ コマンド。を使用してファイルを分析すると、次のメッセージが表示されます。 ビデオブログ:

  Loading work.full_path_to_where_you_created_altera.sl><>design_name< Loading / /altera.sl

• シミュレーションに進みます。