記事 ID: 000076996 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2017/07/20

DDR3 および DDR4 インターフェイスでは、CKE 信号をどのように終了すべきですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア
    外部メモリー・インターフェイスインテル® Arria® 10 FPGA
    外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CKE 信号は、DDR3 HiLo ドーターカードの GND に引き下げ、DDR4 HiLo ドーターカード上の Thevenin パラレル終端で終了します。

解決方法

CKE 信号を含むすべてのアドレスおよびコマンド信号は、Arria®10 および Stratix®10 DDR3 および DDR4 インターフェイスでフライバイ・ターミネーションを使用する必要があります。

これらの信号は、フライバイ・トポロジーの終了時に、抵抗で VTT に終端する必要があります。この終端は、ディスクリート・メモリー・デバイスの実装にのみ必要であり、DIMM では必要ありません。

関連製品

本記事の適用対象: 2 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。