記事 ID: 000076962 コンテンツタイプ: エラーメッセージ 最終改訂日: 2020/11/25

エラー(20959): モジュールインスタンス"emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst|pll_inst」は、tennm_iopllプリミティブで、ポート LOCK 上で予期しない接続があります。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • メモリー・インターフェイスとコントローラー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.2 以前の問題により、インテル Agilex EMIF IP とインテル Agilex® 3 HPS EMIF IP の両方を含むデザインを実装すると、次の®エラーメッセージが表示される場合があります。

    エラー(20959): モジュールインスタンス"emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst|pll_inst」は、tennm_iopllプリミティブで、ポート LOCK 上で予期しない接続があります。

    情報(20960): モジュール: emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst|pll_lock_issp|altsource_probe_body_inst|wider_probe_gen.wider_probe_inst|i118~1 ポート: DATAC

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 20.2 以前でこの問題を回避するには、.qsf ファイル内の以下の割り当てを削除するか、コメントアウトしてください。

    set_global_assignment -name VERILOG_MACRO "ALTERA_EMIF_ENABLE_ISSP=1

    この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションのバージョン 20.3 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。