記事 ID: 000076958 コンテンツタイプ: エラーメッセージ 最終改訂日: 2019/07/23

エラー (175001): フィッターは 1 本のピンを配置できません。 <esram_name></esram_name>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • eSRAM インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® eSRAM IP をインスタンス化するプロジェクトをコンパイルする際に、入力リファレンス・クロックを参照する以下のような情報メッセージが表示される場合があります。

    エラー (175001): フィッターは 1 本のピンを配置できません。これは <esram_name> 以内です

    Info(14596): 障害が発生したコンポーネントに関する情報:

    Info(175028): ピン名: <esram_refclk_name>

    このフィッターエラーが発生する理由は、eSRAM 入力 PLL リファレンスクロックにプロジェクト内に LVDS I/O 標準が割り当てられていないためです。

    解決方法

    eSRAM 入力 PLL リファレンス・クロックは LVDS I/O 規格のみをサポートし、インテル® eSRAM IP 自体はこの割り当てを含んでいません。

    eSRAM PLL リファレンス・クロックに LVDS I/O 標準 qsf アサインメントを追加し、FPGAの上端または下端の専用入力クロック・ピン (CLK_ESRAM_[0,1]p/n) に配置します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 MX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。