記事 ID: 000076952 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II ソフトウェアによって生成された Early Power Estimator (EPE) ファイル (.csv) は、EPE のロジックセクションで切り替えレートが 100% を超えるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアによって生成された EPE ファイル (.csv) は、Quartus® II タイミング制約が不完全な場合、EPE のロジック・セクションで 100% を超える切り替えレートを示します。例えば、クロックが定義されていない場合、ロジック・トグル・レートは 100% 以上になります。[ロジック] セクションの EPE のロジックセクションの切り替えレートは、0% から 100% の間で行う必要があります。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。