記事 ID: 000076948 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

警告: 出力有効ピンの仮想ピン割り当ては無視されます。<signal name="">"</signal>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアは、トライステート可能なモジュール出力が仮想ピンとして割り当てられている場合、分析および合成中にこの警告を生成します。Altera®デバイスの内部ロジックはトライステート動作をサポートしません。マルチプレクサー構造の使用を検討したい場合があります。モジュール出力にトライステート機能がある場合、Quartus® II ソフトウェアは、トライステート・イネーブル・ロジックを考慮して I/O バッファーを挿入します。そのため、出力を仮想ピンとして割り当てることはできません。

この警告を回避するには、デバイス I/O に直接接続する信号以外はトライステート・ロジックを使用しないでください。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。