記事 ID: 000076926 コンテンツタイプ: Product Information & Documentation 最終改訂日: 2021/08/28

Quartus® II バージョン 13.1 以前を使用して、Arria V または Cyclone V デザインで自律型ハード IP を有効にする方法

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.1 以前を使用して、Arria® V またはCyclone® V デザインで自律型ハード IP (HIP) を有効にするには、以下の回避策 / 修正手順に従ってください。

    お使いのデバイスに自律 HIP 対応のダイ・リビジョンがあることを確認します。 詳細については、次のリンクにある対象デバイスのエラッタシートのプロトコル経由構成 セクションを参照してください。

    http://www.altera.com/literature/lit-es.jsp

    解決方法

    INI に以下の設定を含む quartus.ini ファイルを作成します。 ファイル。この quartus.ini ファイルは、quartus プロジェクト・ディレクトリーに保存する必要があります。すでに quartus.ini ファイルをお持ちの場合は、以下の設定を追加してください。

    PGMIO_ENABLE_AUTONOMOUS_HIP_MODE=ON
    PGMIO_DISABLE_AV_CV_AUTONOMOUS =OFF

    関連記事

    関連製品

    本記事の適用対象: 8 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。