記事 ID: 000076908 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/12/14

PLL リコンフィグレーション・インテル® FPGA IPを使用して IOPLL 帯域幅レジスターを読み取れないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • IOPLL リコンフィグレーション・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Arria® 10 デバイスの PLL リコンフィグレーション・インテル® FPGA IP・コアを使用して、帯域幅レジスターの読み取りトランザクションを実行しているときに問題が発生する可能性があります。これは、IOPLL のループフィルター設定とチャージポンプ設定の読み取りに影響します。

    他のレジスターで読み取りトランザクションを実行している既知の問題はありません。

    どのレジスターでも書き込みトランザクションを実行する既知の問題がないため、IP を使用した PLL リコンフィグレーションの実行に制限はありません。

     

     

      

    解決方法

    回避策はありません。帯域幅レジスターで読み取りトランザクションを実行しないでください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。