記事 ID: 000076907 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/12/13

インテル® Stratix® 10 デバイスの LVDS I/O 規格の差動レシーバー・チャネルでは、差動ターミネーション、RD OCT を無効にできますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • LVDS SERDES インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    差動終了、RD OCT は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.0.1 以前のデフォルトで有効 (オン) です。これらの インテル Quartus Prime ソフトウェアのバージョンでは、RD OCT 設定の QSF 割り当ては無視されます。デフォルトの差動ターミネーションは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションから無効 (OFF) です。
    QSF アサインメントを使用して、インテル Quartus Prime ソフトウェア・エディション・バージョン 18.1 以降を有効にすることができます。

    解決方法

    差動ターミネーション (RD OCT) を無効にするには、次の手順に従ってください。

    • バージョン 18.0.1 以前のバージョンをインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション:
    1. 差動終端はデフォルトで自動的に有効になり、QSF 割り当てを使用して上書きすることはできません。
    2. インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションをバージョン 18.1 にアップグレードし、QSF 割り当てを使用して終了を無効にします
    3. 連絡先 RD OCT を無効にする必要があるが、prime ソフトウェアのアップグレードインテル Quartus実行できない場合のインテルサポート。

     

    • バージョン 18.1 以降のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション:
    1. 差動ターミネーションはデフォルトで無効になっています。
    2. QSF 割り当てを使用して差動ターミネーションを有効にします

    set_instance_assignment -name INPUT_TERMINATION DIFFERENTIAL -to

    1. LVDS IP 移行中に QSF 割り当てに変更は不要です。既存の インテル® Quartus® Prime ソフトウェア から同じデフォルト設定が引き継がれるのでです。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 18.1 以降で修正されています。

     

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。