記事 ID: 000076886 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

derr_cor_ext_rcv1を含むトップレベルのStratix V PCI Express モジュール

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCI Express* IP コア向けトップレベルの Verilog HDL モジュール 信号も含まれます derr_cor_ext_rcv1 が、これは Stratix V デバイスでは信号は必要ありません。または機能しません。

    この問題は、Stratix V ハードのすべての構成に影響します。 PCI Express* の IP。

    解決方法

    PCI Express* 向けStratix V ハード IP を生成した後で、 derr_cor_ext_rcv1 .v.

    この問題は、Stratix V ハードのバージョン 11.0 SP1 で修正されています。 PCI Express* の IP。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。