記事 ID: 000076883 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Qsys でマルチレーン・トランシーバーのシリアルラインがシングルレーンとして表示されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

トランシーバーのトップレベルの受信レーンと送信レーンは Qsys のシングルレーンに見えますが、Qsys インターコネクトを生成すると HDL トップレベルの出力はマルチレーン幅を反映します。

その他のトランシーバー I/O tx_clkout (relfect Multi-lane / Bonded アサインメントなど) は、Qsys 内で変更して、追加のレーン (例: など) を表示 tx_clkout0 tx_clkout1 します。これらの I/O は Qsys 内に反映されているため、Qsys インターコネクトで使用できます。ただし、トップレベルのシリアルラインは通常、Qsys からコンジットとしてエクスポートされるため、追加のレーン (例えば、 rx_serial_data_0 rx_serial_data_1

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。