記事 ID: 000076881 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル FPGA VIP スイート・ミキサー II IP が特定の最大出力フレーム幅にロックアップするのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    ミキサー II (4K 対応) インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Quartus® Prime 開発ソフトウェア・バージョン 16.1 のミキサー II IP に問題があるため、IP が 4096、2048、1024 など正確な消費電力の「最大出力フレーム幅」を設定すると、動作中にミキサー II IP がロックされることがあります。

解決方法

この問題はインテル® Quartus® Prime 開発ソフトウェア・バージョン 17.0 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。