記事 ID: 000076878 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Interlaken のデザイン例を使用すると、シミュレーションが失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Interlaken (第 2 世代) インテル® FPGA IP
    Interlaken
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Interlaken IP Core (第 2 世代) の問題により 、modelsim または ncsim シミュレーション環境を使用すると 、rx_digitalresetとreset_stat が切り替え続けます。その結果、シミュレーション・システムはロックステータスを入力することも、正常に終了することもできません。

解決方法

この問題は VCS シミュレーション環境を使用する場合には存在しません。

この問題は、インテル® Quartus® Prime ソフトウェアのバージョン 17.1 以降修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。