DisplayPort インテル® FPGA IP コアのデザイン例のピクセル・クロック・リカバリー (FPGA) モジュールが高温でエラーを起こしているのはなぜですか?

FPGAデバイスを室温以上に上げると、Bitec ピクセル・クロック・リカバリー IP のAltera® PLL IP がダイナミック・リコンフィグレーション後にロックを失う場合があります。この場合、Bitec ピクセル・クロック・リカバリー IP のreset_out信号がインサートされ、モニターにビデオは表示されません。FPGAデバイスを冷却すると、モニターのビデオが再開Altera、PLL IP はロックを取り戻し、Bitec ピクセル・クロック・リカバリー IP reset_out信号は表明されません。 問題の根本原因は、Bitec ピクセル・クロック・リカバリー IP で設定された PLL VCO ポスト・ディバイダー設定が正しくない場合です。この設定が正しくない場合、VCO 周波数はデバイス・データシートで指定されている範囲を超えます。

インテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 17.1 および インテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 17.1 Update 1 でこの問題を解決するためのパッチが利用可能です。

v17.1 の場合:

Windows 用パッチ 0.16std (.exe) をダウンロードする

Linux* 用パッチ 0.16std をダウンロード (.run)

Readme* パッチ 0.16std (.txt) をダウンロードする

v17.1.1 の場合

Windows 用パッチ 1.19std (.exe) をダウンロードする

Linux* 用パッチ 1.19std をダウンロード (.run)

Readme* パッチ 1.19std (.txt) をダウンロードする

この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションバージョン 19.1 以降修正されています。