記事 ID: 000076874 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Stratix® 10 Avalon-MM インターフェイス PCIe* HIP が IP カタログの MSI-X パラメーターを反映していないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 19.2 以前のバージョンで問題が発生したため、GUI に表示されている以下の MSI-X パラメーターが、生成された RTL のファイルと一致しません。

    - テーブルオフセット
    - 保留中のビット配列 (PBA) オフセット

     

    解決方法

    この問題を回避するには、「altera_pcie_s10_hip_avmm_bridge.v」の以下のパラメーターを変更してください。

    パラメーター [28:0] pf0_pci_msix_pba_offset = 29'h2000
    パラメーター [28:0] pf0_pci_msix_table_offset = 29'h3000

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・バージョン 19.3 以降で修正されています。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。