クリティカルな問題
詳細
DisplayPort インテル® FPGA レシーバー IP コアの問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 以前、および Prime スタンダード・エディション・バージョン 19.1 インテル® Quartus®以前であるため、DisplayPort インテル® FPGA レシーバー IP コアは、ホスト DisplayPort トランスミッターからの I2C-over-AUX 要求を承認しないことがあり、システムのブラック・スクリーン・シナリオを引き起こす可能性があります。
この問題は、[GPU コントロールを有効にする] オプションが選択されている DisplayPort インテル® FPGAレシーバー IP コアには影響しません。
解決方法
この問題を回避するには、DisplayPort インテル® FPGA レシーバー IP コアの [GPU コントロールを有効にする] オプションをオンにし、DisplayPort インテル® FPGA Nios II API を使用して AUX チャネルのハンドシェイクを管理します。
この問題は、インテル® Quartus® Prime スタンダード・エディション・バージョン 19.1 および インテル® Quartus® Prime Pro Edition バージョン 18.1 以降で修正されています。