記事 ID: 000076870 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/10/23

機能レベル・リセット FLR が開始された際に、インテル® Stratix® 10 L/H タイル PCIe* エンドポイントのトランザクション・レイヤーがリセットでスタックするのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    Avalon-MM インテル® Stratix® 10 PCI Express* のハード IP
    Avalon-ST インテル® Stratix® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

機能レベル・リセット (FLR) 機能が無効の場合、デバイス・コントロール・レジスターのパラメーター 「機能レベル ・リセットの開始」を 1 に設定すると、コンフィグレーション書き込みにより、インテル® Stratix® 10 L/H タイル PCIe* エンドポイントのトランザクション・レイヤーがリセットされます。

インテル® Stratix® 10 L/H タイル PCIe* エンドポイントは、サポートされていない要求 (UR) TLP で後続の要求に応答します。

このエラーケースから回復するには、PERST#、ホットリセット、リンクの無効化/有効化などの従来のリセットが必要です。

解決方法

この問題を回避するには、IP パラメーター・エディターで FLR 機能を有効にします。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。