記事 ID: 000076861 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

ビデオおよび画像処理 (VIP) IP コアにおける並列ピクセルの水平解像度の制限

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

ピクセルを並列化するビデオおよび画像処理 (VIP) IP コア 対応する解像度の幅には制限があります。サポート対象 解像度の幅は、並列ピクセル数でクリーンに分割する必要があります。

クロックド・ビデオ出力 II IP コアの場合、この制限にはフロント・ポーク バック・ポーク、および外部の水平ブランキング期間の同期長 同期。

Avalon ストリーミング (Avalon-ST) ビデオバスは「空のピクセル」をサポートしていません 場所」を選択します。そのため、すべてのビデオ解像度は 4 (4 つの UUID の場合) で割り切れるものと見なされます。 2 (2 つのSIP の場合)

解決方法

この問題の回避策はありません。

この問題は、ビデオ & 画像処理 (VIP) IP のバージョン 16.0 で修正されています。 コア。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。