詳細
バージョン 4.1 より前にリリースされた Quartus® II ソフトウェアのバージョンでは、タイミング分析に事前定義された非ゼロ・ロード・キャパシタンス (LVTTL 出力の 10 pF 負荷など) を使用しました。これらの事前定義されたキャパシタンス値には、ボード構造とレシーバー負荷は含まれないため、実際の負荷が Quartus® II ソフトウェアに指定された場合と比べて、タイミング解析の精度が低くなっていました。
インテル® Quartus® II ソフトウェア・バージョン 4.1 では、Stratix II デバイスとCyclone II デバイスは、PCI および PCI-X (共に 10 pF) を除き、各 I/O 規格に対してデフォルト負荷 0 pF の新しいタイミングモデルを使用します。出力ピンの読み込みは、クロックツー出力 (tCO)タイミングにのみ影響を与え、I/O パフォーマンスには影響しません。ボード構造やレシーバーの負荷など、デザインのボード遅延時間をシミュレートします。タイミングのシミュレーションを希望しない場合、Quartus® II ソフトウェア・バージョン 4.1 は、異なる I/O 規格で異なる容量性負荷に遅延加算器を提供します。出力読み込みは、「出力ピン読み込み」ロジック・オプションを使用して Quartus® II ソフトウェアで指定できます。